指令级并行性（ILP）：在单个处理器核心内，通过流水线、超标量发射、乱序执行等技术，让多条机器指令在时间上重叠执行，从而提高每个时钟周期完成的指令数量（吞吐量）。常见于 CPU 微体系结构讨论中。（该术语在不同语境下也可泛指“指令层面”的并行优化。）
/ɪnˈstrʌkʃən ˌlɛvəl ˈpærəˌlɛlɪzəm/
Modern CPUs exploit instruction-level parallelism to execute multiple operations per cycle.
现代 CPU 利用指令级并行性在每个时钟周期执行多个操作。
Although instruction-level parallelism can boost performance, data dependencies and branch mispredictions often limit the speedup in real workloads.
尽管指令级并行性能提升性能，但数据依赖和分支预测错误常常限制真实负载中的加速效果。
该术语由三部分组成：instruction（指令）+ level（层级/层面）+ parallelism（并行性）。其中 parallelism 源自 parallel（平行的）并加上表示性质的后缀 -ism；整体是计算机体系结构领域的组合术语，用来强调“并行发生在指令这一层面”，区别于线程级并行（TLP）或数据级并行（DLP/SIMD）。
Select Language